# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2002-076175

(43) Date of publication of application: 15.03.2002

(51) Int. CI.

H01L 23/12

H01L 23/28

H01L 23/50 H01L 25/10

H01L 25/11

H01L 25/18

(21) Application number: 2000-266910

(71) Applicant: SONY CORP

(22) Date of filing:


04. 09. 2000

(72) Inventor: HOKARI SUMIO

# (54) SEMICONDUCTOR PACKAGE AND ITS MANUFACTURING METHOD

## (57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor package suitable for stacked multi-chip module mounting by reducing the manufacturing cost of the semiconductor package, contriving high density and contriving thinning. SOLUTION: The semiconductor package comprises a semiconductor chip, an outside terminal conducted by the semiconductor chip and a lead wire, and a mold part protecting and sealing them. The outside terminal is composed of at least two-stage overlapping, exposed to the three faces of the bottom face, the side and the upper face of the mold part, the semiconductor package suitable for the laminated multi-chip module mounting can be made, the plural- stage overlapped outside terminal is utilized to contrive high density by facilitating the lamination of a different kind of chips, and since it dispenses with a die pad, the whole can be thinned.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出職公開發号 特開2002-76175

(P2002-76175A)

(43)公開日 平成14年3月15日(2002.3.15)


(51) Int.CL'	織別配号	FI	テーマコード(参考)
HOIL 23/1	2	HOIL 23/28	A 4M109
23/2	8	23/50	R 5F067
23/5	0	23/12	L
25/1		25/14	2
25/1	1		
	农药查害	未菌求 請求項の数9 (	OL (全 9 頁) - 最終頁に続く 
(21)出願番号	特慮2000-266910( P2000-266910)	(71) 出廢人 60000218	5
		ソニー株	式会社
(22)出版日	平成12年9月4日(2000.9.4)	品響克東	川区北品川6丁目7番35号
		(72) 発明者 穂苅 澄	头
		東京都品	川区北品川6丁目7番35号 ソニ
		一株式会	社内
		(74)代理人 10008317	4
		<b>弁理士</b>	佐々木 功 (外1名)
		ドターム(参考) 4M10	9 AAO1 BAO1 CA21 DAO4 DB15
			FA01
		5F06	7 AA01 AA02 AB04 BA03 BE10
			DAG5 DAG7 DDG0 DEG1

## (54) 【発明の名称】 半導体パッケージおよびその製造方法

【課題】 半導体パッケージの製造コストを低減させる

#### (57)【要約】

こと、高密度化を図ることおよび薄型化を図って積層マルチチップモジュール実装に適したものとすること。 【解決手段】 半導体チップと、該半導体チップとりード線で導通した外部端子と、それらを保護対止したモールド部とからなり、前記外部端子は少なくとも二段重ねで構成し、且つ前記モールド部の底面。側面および上面の三面に露出している構成としたことによって、積層マルチチップモジュール実装に適した半導体バッケージとすることができ、しかも、複数段重ねた外部端子を利用して異種チップの綺層が容易で高密度化が図れると共に、ダイバットを不要としたので全体を薄型化できる。



2

#### 【特許請求の範囲】

【請求項1】 半導体チップと、該半導体チップとリード線で導通した外部端子と、それらを保護封止したモールド部とからなり、

1

前記外部幾子は少なくとも二段重ねで構成し、且つ前記 モールド部の底面、側面および上面の三面に露出していることを特徴とする半導体パッケージ。

【請求項2】 半導体チップの下面はモールド部の下面 において露出していることを特徴とする請求項1に記載 の半導体バッケージ。

【請求項3】 半導体チップ上に更に別品種の半導体チップが接着剤を介して配設され、

該別品種の半導体チップは別の外部端子と導通している ことを特徴とする請求項1または2に記載の半導体パッ ケージ。

【請求項4】 重ね合わせて形成した外部繼子は、 半導体チップ側において段差をもって形成されていることを特徴とする請求項1または3に記載の半導体バッケージ。

【請求項5】 外部總子の露出している部分に、半田皮 20 膜を形成したことを特徴とする請求項1、3または4に 記載の半導体バッケージ。

【請求項6】 プレート状キャリアに、復数の外部端子となるリード部とモールド成型エリアとを備えた少なくとも二枚のリードフレームを補層状態で位置決めし、その位置決め状態でモールド成型エリアに対して半導体チップの供給・仮固定と、半導体チップの電極と外部端子とのワイヤボンドによる接続と、モールド封止とを行

【語求項7】 少なくとも二枚重ねにした下部リードフ 30 レームのモールド成型エリアの下面側にテープを貼り付 は

うととを特徴とする半導体バッケージの製造方法。

該テープ上に半導体チップの供給・仮園定と、半導体チップの電極と外部端子とのワイヤボンドによる接続と、モールド封止とを行うことを特徴とする請求項6に記載の半準体パッケージの製造方法。

【請求項8】 モールド封止部分が硬化した後またはテープを剥離した後に半導体バッケージ毎に切断分離することを特徴とする請求項6または7に記載の半導体バッケージの製造方法。

【請求項9】 半導体パッケージ毎に切断分離した後に

半田コート工程を行って外部過子に半田皮膜を形成する ことを特徴とする請求項6 7または8に記載の半導体 パッケーシの製造方法。

## 【発明の詳細な説明】

#### [0001]

【発明の届する技術分野】本発明は、 薄型で且つ複数の 半導体チップを積層可能にした構造の半導体パッケージ およびその製造方法に関するものである。 [0002]

【従来の技術】近年、携帯端末を始めとする小型電子機器は、高性能化および携帯の利便性の追求が著しく、それに使用される半導体装置も、より小型化、薄型化、高性能化が求められている。その一つの対策として、複数の半導体チップ或いは半導体バッケージを積層した、いわゆるマルチ積層構造のものが提案されている。例えば、特関平2-134859号公銀に開示された「マルチチップ半導体装置とその製造方法」の発明が公知になっている。

【0003】との公知の半導体装置は、フィルムキャリアテーブに半導体チップを電気的に接続したフィルムキャリア半導体装置であって、アウターリードの一部を折り曲げ、フィルムキャリア基材裏面に固着して表裏導通を行ったものであり、片面キャリアのフィルムキャリアテーブを用いて両面配線を可能にし、その両面配線によってマルチ環層ができるようにしたものである。

#### [0004]

【発明が解決しようとする課題】しかしながら、これら 従来例のマルチチップ半導体装置には、TAB接続をベースにしていることから、薄型化には有効であるが、半 導体チップの電極にバンプの形成が必要であり、ベースとなるテーブ基板は半導体チップ電極の配列によりそれぞれ異なる品種が必要であること、従来のワイヤーボンディング、モールド封止工程からなるプラスチックパッケージの生産ラインの有効利用が図り難い等の理由により、製造コストが高くなってしまうという問題点があった。

【①①①5】また、近年高密度化の一つの手段として、 一つのパッケージの中に二種類の半導体チップを積層する技術が出現しているが、前記従来例のフィルムキャリ ア基材では構造上において異なる半導体チップの積層自 体が難しいという問題点を有している。

【0006】更に、従来のプラスチックパッケージにおいては、リードフレームを取り付けたベース部材に半導体チップを実装するものであるが、その実装はベース部材に設けられたダイバット上に固定するものであり、その構成部材としてベース部材とダイバットを不可欠にしているため薄型化が困難であるという問題点を有している。

【①①①7】従って、従来技術においては、バッケージの製造コストを低減させること、高密度化を図ることおよび薄型化を図ること、に解決しなければならない課題を有している。

## [0008]

【課題を解決するための手段】前記従来例の課題を解決する具体的手段として本発明は、半導体チップと、該半導体チップとリード級で導通した外部端子と、それらを保護封止したモールド部とからなり、前記外部端子は少なくとも二段重ねで構成し、且つ前記モールド部の底

面、側面および上面の三面に露出していることを特徴とする半導体パッケージを提供するものである。また、本発明においては、プレート状キャリアに、複数の外部端子となるリード部とモールド成型エリアとを備えた少なくとも二枚のリードフレームを補層状態で位置決めし、その位置決め状態でモールド成型エリアに対して半導体チップの供給・仮固定と、半導体チップの電極と外部端子とのワイヤボンドによる接続と、モールド封止とを行うことを特徴とする半導体パッケージの製造方法を提供するものである。

【①①①9】そして、半導体バッケージの発明においては、半導体チップの下面はモールド部の下面において露出していること:半導体チップ上に更に別品程の半導体チップが接着剤を介して配設され、該別品程の半導体チップは別の外部端子と導通していること:重ね合わせて形成した外部端子は、半導体チップ側において段差をもって形成されていること:および外部端子の露出している部分に、半田皮膜を形成したこと:を付加的な要件として含むものである。

【①①1①】また、製造方法の発明においては、少なくとも二枚重ねにした下部リードフレームのモールド成型エリアの下面側にテープを貼り付け、該テープ上に半導体チップの供給・仮固定と、半導体チップの電極と外部鑑子とのワイヤボンドによる接続と、モールド封止とを行うこと;モールド封止部分が硬化した後またはテープを剥離した後に半導体バッケージ毎に切断分離した後に、半田コート工程を行って外部端子に半田皮膜を形成すること;を付加的な要件として含むものである。

【①①11】本発明に係る半導体パッケージによれば、外部端子は少なくとも二段重ねで構成し、且つ前記モールド部の底面。側面および上面の三面に露出している構成としたことにより、領層マルチチップモジュール実装に適したものとすることができ、しかも、異種チップの 論層が容易で高密度化が図れると共に、全体を薄型化できるのである。

【①①12】また、本発明に係る半導体パッケージの製造方法は、少なくとも二枚のリードフレームを積層状態で位置決めし、その位置決め状態でモールド成型エリアに対して半導体チップの供給・仮固定と、半導体チップのの電極と外部端子とのワイヤボンドによる接続と、モールド封止とを一貫して行うものであるので、製造が容易であり、プラスチックパッケージの生産ラインをそのまま利用できるので、製造コストを着しく低減させることができるのである。

#### [0013]

【発明の真施の形態】次に、本発明に係る半導体バッケージについて好ましい真ែの形態を図面を参照して説明する。まず、図1~4に示した第1の実施の形態において、半導体バッケージ1は、その略中央部に位置した半 50

導体チップ2と、該半導体チップ2の両端部側に設けられている複数の電極3にそれぞれ一端が接続された金銀からなる複数のリード線4と、これら各リード線4の他端がそれぞれ接続された外部端子5と、これら半導体チップ2、リード線4をよび外部端子5を保護するために制能により封止したモールド部6とから構成され、該モールド部6によってバッケージとしての強度と全体形状が維持されている。

[0014] このようにモールド部6によってバッケー ジ形態が維持される構成に形成することで、半導体チップ2の下面とモールド部6の下面とが同一面に形成され、且つ半導体チップ2の下面が露出した状態に形成される。

【①①15】また、この実施の形態における外部端子5は、第1のリード5 a と第2のリード5 b とを二段重ねにし、且つ段差をもって形成したものである。このように二段重ねで外部端子5を形成することにより、その底面、側面および上面の三面を露出させた状態で形成でき、それによって満層マルチチップをジュール実装に適した外部端子形態になる。そして同時に二段重ねの段差を利用して、各リード級4の他端を第1のリード5 a に安定した状態で接続できる。

【0016】外部繼子5の露出している三面には、半田皮膜7が所定厚さをもって形成される。この半田皮膜7の形成によって、二股重ねの第1のリード5gと第2のリード5りとが一体化され、面接触によるギャップが解消され電気的導道が安定すると共に、側面において揺れ現象が完全に解消され、更に、複数枚の半導体パッケージの積層突襲。即ち、積層マルチチップモジュール突襲30をより一層容易にしたものである。

【りり17】とのように構成された半導体バッケージ1は、図4に示したように、その複数枚をマザー基板8に 満層実装したものである。つまり、マザー基板8上に設けられた配線バターン9に対して各外部端子5が電気的に接続されるように就置配設して実装するものであり、配線バターン9の高さ(厚み)と半田皮膜7の厚みとによって、マザー基板8と半導体バッケージ1における半導体チップ2との間に所定の間隙10が維持された状態で、しかも半田皮膜7によって確実な強度および電気導 連件をもって積層実装することができる。

【①①18】従って、半導体バッケージ1は、その下面側に半導体チップ2が露出していても、各外部端子5に設けられた半田皮膜7の存在によって、実装の段階でマザー基板8に面接触することはないのである。そして、複数枚の半導体バッケージ1を積層しても、各外部端子5に設けられた半田皮膜7同士が接触し、各半田皮膜7の厚みによって積層した半導体バッケージ1における上面と下面との間に所定の間隙11が生じ、面同士の接触が選けられ放熱性も良好になる。

50 【0019】図5~図9に第2の実施の形態を示してあ

る。との実施の形態における半導体パッケージ21は、 その略中央部に異なる品種の半導体チップ22、23を **満層した機成を有し、セットの高密度実験を可能とした** ものである。

【0020】即ち、半導体チップ22の上面に、例え は、接着剤24などを介して異品種の半導体チップ23 を積層し、これら各半導体チップ22 23の各両端部 側に設けられている複数の電極25、26にそれぞれ一 端が接続された金線からなる複数のリード線27.28 された外部端子29、30と、これら半導体チップ2 2. 23とリード線27. 28および外部端子29、3 0を保護するために樹脂により封止したモールド部31 とから構成され、該モールド部31によってパッケージ としての強度と全体形状が維持されている。

【0021】とのようにモールド部31によってバッケ ージ形態が維持される構成に形成することで、下部の半 導体チップ22の下面とモールド部31の下面とが同一 面に形成され、且つ半導体チップ22の下面が露出した 状態に形成される。

【0022】そして、この実施の形態における外部端子 29.30は、交互に形成されており、一方の外部繼子 29は下部の半導体チップ22用のものであって、第1 のリード29aと、第2のリード29bと、第3のリー ド29cとを三段重ねにし、且つそれぞれが段差をもっ て形成されたものである。また、他方の外部端子30は 上部の半導体チップ23用のものであり、同様に第1の リード30 a と、第2のリード30 b と第3のリード3 ① c とを三段重ねにし、且つそれぞれが段差をもって形 成されたものである。

[0023] このようにいずれの外部端子29、30も 三段重ねで形成することにより、前記第1の実施の形態 と同様に、その底面、側面および上面の三面を露出させ た状態で形成でき、それによって綺層マルチチップモジ ュール実装に適した外部端子形態になる。 そして、下部 の半導体チップ22は、三段重ねの段差を利用し、各リ ード線27の他端を第1のリード29aに接続し、上部 の半導体チップ23における各リード線28の他端は、 第2のリード30hに接続するものであり、上面から見 て下部の半導体チップ22のリード線27と上部の半導 40 体チップ23のリード線28とがクロスするように見受 けられるが、両者は上下方向に所定の間隔をもってショ ートしない状態で配設され、それぞれ安定した状態で接 続できるのである。

【0024】更に、これら各外部端子29、30の露出 している三面には、それぞれ半田皮膜32、33が所定 厚さをもって形成される。これらの半田皮膜32.33 の形成によって、それぞれ三段重ねの第1のリード29 a.30aと、第2のリード29b.30bと、第3の リード29c.30cとが一体化され、各リードの面接 50 列、計50個の空間部が形成されたもの等が使用できる

触によるギャップが解消され電気的導通が安定すると共 に、側面において揺れ現象が完全に解消される。更に、 複数枚の半導体バッケージの論層突装。即ち、積層マル チチップモジュール突接をより一層容易にしたものであ

【0025】とのように構成された半導体バッケージ3 1は、図9に示したように、その複数枚をマザー基板3 4に積層突襲したものである。つまり、マザー基板3.4 上に設けられた配線パターン35に対して各外部端子2 と、これら各リード線27、28の他端がそれぞれ接続(10)9、30かそれぞれ電気的に接続されるように載置配設 して実装するものであり、マザー基板34側の配線パタ ーン35の高さ(厚み)と半田皮膜32、33の厚みと によって、マザー基板34と半導体バッケージ31にお ける半導体チップ22との間に所定の間隙40が維持さ れた状態で、しかも半田皮膜32、33によって確実な 強度および電気導通性をもって積層実装することができ

> 【①026】従って、この第2の実施の形態における半 導体パッケージ31においても、その下面側に半導体チ ップ22が露出しているが、各外部端子29、30に設 ・けられた半田皮膜32、33の存在によって、実装の段 階でマザー基板34に面接触することはないのである。 また、複数枚の半導体パッケージ31を積層しても、各 外部端子29 30にそれぞれ設けられた半田皮膜3 2. 33同士が接触し、各半田皮膜32、33の厚みに よって論層した半導体パッケージ31における上面と下 面との間に所定の間隙41が生じ、面同士の接触が避け られ放熱性も良好になるのである。

【10027】次に、第1の実施の形態に係る半導体パッ 30 ケージ1について、その製造方法を説明する。まず、図 10~図13に示した第1の製造方法について説明する と、半導体パッケージにおける二段重ねの外部端子を模 成する第1のリード5aを形成するための第1のリード フレーム50と、第2のリード50を形成するための第 2のリードフレーム51とを準備する。

【0028】とれらリードフレーム50、51は、図1 ()と図11とにそれぞれ示したように、例えば、()。1 25 mm厚さの比較的薄い長方形の金属板を用い、例え は、プレス加工またはエッチング加工によって、半導体 チップ2がセットされモールド成型エリアとなる空間部 53を、リード5aとなる部分は長く、リード5bとな る部分は短く内側に突出させた状態で寸法精度良く、隣 接状態で複数個それぞれ形成する。そして、位置合わせ 用の小孔54をリードフレーム50、51の所定位置に 設けてある。なお、図示したリードフレーム50、51 は理解を容易にするため、モールド成型エリアとなる空 間部53が4個形成されたものを用いているが、これに 限定されることなく、例えば、一列4個で4列。計16 個の空間部が形成されたもの、または、一列10個で5

のである。夢するに、リードフレームには、複数個のモ ールド成型エリアとなる空間部53が設けられているの である。

【0029】とのように形成されたリードフレーム5 51を、図12に示したように、吸着手段と位置決。 め手段とを有するプレート状のキャリア55上に重ねて **載置する。吸着手段はバキュウムパイプ56と、該バキ** ュウムパイプ56に連通した複数の吸着口57とから標 成され、位置決め手段は複数個の位置決め用のピン58 である。そして、位置決め用のピン58に小孔54を挿 10 れる。 通させるようにして両リードフレーム50、51をキャ リア55に就置することにより、両リードフレーム5 ① 51が設定した正確な位置に重ねられ、第1のリー ド5 a上に第2のリード5 bが重なり合ってセットさ れ、半導体チップ2がセットされる各空間部53の略中 央部にそれぞれ吸着口57が纏むようになる。

【0030】このリードフレームのセット工程後に半導 体チップの保持工程を行う。即ち、図13(A)に示し たように、半導体チップ2を空間部53の中央部にそれ ことにより、吸着口57で半導体チップ2を仮固定の状 騰で吸者保持する。仮固定された半導体チップ2は、第 1のリード5aの先端から所定の間隔をもって位置し、 全体として第1のリード5 a および第2のリード5 b に よって取り囲まれた状態になる。

【①①31】次に、吸着保持を維持した状態で、図13 (B) に示したように、ワイヤボンド工程を行う。この ワイヤボンド工程は、従来のプラスチックパッケージで 行っている工程をそのまま利用することができるもので との間で金線(リード線4)を用いてワイヤーボンディ ングを行うのである。

【0032】ワイヤボンド工程後に、図13(C)に示 したように、樹脂封止工程を行う。この樹脂封止工程に おいては、プレート状のキャリア55を下型とし、上部 から平板状の上型(図示せず)を当接させてリードフレ ーム50、51を挟み込んだ状態にし、上型に設けられ た注入口から樹脂を注入し、加圧・熱硬化させることに より空間部53を封止して第1のリード5a、第2のリ ード5りおよび半導体チップ2と一体的に形成される。 【0033】とのようにキャリア55に対してリードフ レーム50、51をセットし、半導体チップ2を適正位 置に供給保持した状態で、ワイヤーボンド工程と樹脂封 止工程とを行うものであり、樹脂が硬化してモールド部 6が形成された後に、吸着手段を解除してキャリア55 からリードフレーム50、51をピックアップし、次の 工程に移送するのである。

【0034】次の工程は、図13(D)に示したよう に、リードフレーム50、51から各半導体パッケージ 毎の切り離し工程であり、ブレードまたはレーザーカッ 50 状態で接着保持される。仮固定された半導体チップ2

ト等の切断手段により、第1のリード5 a および第2の リード5万の付け根部分と空間部53の両側面に沿って 切断し、リードフレームから分離することで半導体パッ ケージとして個々に独立した状態になる。

【0035】とのように切断分離することで、第1のリ ード5aおよび第2のリード5bは半導体パッケージに おける上面、側面および下面に露出した状態に形成され て外部幾子5となり、且つ半導体チップ2の下面は、モ ールド部6の下面と面一となって露出した状態に形成さ

【0036】そして、個々に独立した半導体パッケージ は、図13(日)に示したように、上面、側面および下 面に露出している外部端子5、即ち第1のリード58お よび第2のリード5り部分は、半田コート工程によっ て、所定厚さの半田皮膜?で覆われて完成した半導体バ ッケージ」が製造できる。

【①037】更に、第2の製造方法について図14およ び図15を用いて説明する。この第2の製造方法におい でも図10および図11に示されたリードフレーム5 ぞれセットし、バキュウムバイプ56を介して吸引する 20 0.51が用いられるものであって、キャリアの構成が 異なるものである。即ち、プレート状のキャリア60に は、吸者保持手段がなく複数個の位置決め用のピン58 しか設けられていないのである。

【0038】そとで、キャリア60にリードフレーム5 51をセットする段階で、例えば、所定大きさの接 者機能を有するフィルムまたは両面接着テープ61を用 いリードフレーム50の下面側から各空間部53を塞ぐ ようにそれぞれ貼着させ、位置決め用のピン58に小孔 54を挿通させ位置合わせをして、両リードフレーム5 あって、半導体チップ2の各電極3と第1のリード5a 30 0.51をキャリア60上にセットする。このようにセ ットすることで、第1のリード5a上に第2のリード5 りが重なり合って位置し、下部のリードフレーム50は 両面接着テープ61によって動かないように安定した状 懲でキャリア60上にセットされる。

> 【10039】両面接着テープ61について、その大きさ はリードフレーム50の空間部53よりもやや大き目の ものについて図示したが、これに限定されることなく、 例えば、仮想線で示したように、リードフレーム50が セットされる位置の略全般に渡って拡がる大きさの両面 接着テープ61aであっても良い。そして、その接着力 については、要するに、キャリア60上にセットしたリ ードフレーム5 ()が作業工程においてずれない程度に保 持すれば足りるので、比較的弱く且つ剥離しやすいもの が選択される。

【0040】とのようにキャリア60にリードフレーム 50.51をセットした後に半導体チップの保持工程を 行う。即ち、図15 (A) に示したように、半導体チッ フ2を空間部53の中央部にそれぞれ供給しセットする ことにより、両面接着テープ61の存在により仮固定の は、第1のリード5aの先端から所定の間隔をもって位 置し、全体として第1のリード5 a および第2のリード 5 bによって取り囲まれた状態になる。

【①①41】次に、接着保持を維持した状態で、図15 (B) に示したように、ワイヤボンド工程を行う。この ワイヤボンド工程は、前記第1の方法と同様に、半導体 チップ2の各電極3と第1のリード5aとの間で金線 (リード線4)を用いてワイヤーボンディングを行うの である。

【① 0 4 2 】 ワイヤボンド工程後に、図15 (C) に示 10 したように、樹脂耐止工程を行う。この樹脂耐止工程に おいても、前記第1の方法と同様に、プレート状のキャ リア60を下型とし、上部から平板状の上型(図示せ ず)を当接させてリードフレーム50、51を挟み込ん だ状態にし、上型に設けられた注入口から樹脂を注入 し、加圧・熱顔化させることにより空間部53を封止し て第1のリード5a、第2のリード5bおよび半導体チ ップ2と一体的に形成される。

【①①43】いずれにしても両面接着テープ61によ り キャリア60に対してリードフレーム50.51と 20 半導体チップ2とを接着保持した状態で、ワイヤーボン ド工程と樹脂封止工程とを行うものであり、樹脂が硬化 してモールド部6が形成された後に、図15 (D) に示 したように、テープ剥離工程を経てキャリア60からリ ードフレーム50、51を剥がすと共にリードフレーム 50からも両面接着テープ61を剥がして、次の工程に 移送するのである。

【①)4.4】この次の工程は、前記第1の方法と同様 に、図15(E)に示した切り離し工程と、図15 (F)に示した半田コート工程であり、これ等が順次行 30 われる。切り離し工程は、ブレードまたはレーザーカッ ト等の切断手段により、第1のリード5aおよび第2の リード5万の付け根部分と空間部53の両側面に沿って 切断し、リードフレームから分離することで半導体パッ ケージとして個々に独立した状態にし、半田コート工程 は、独立した半導体バッケージの上面、側面および下面 に窓出している外部幾子5. 即ち第1のリード5 a およ び第2のリード5 b部分を、所定厚さの半田皮膜?で覆 って完成した半導体バッケージ」とするものである。

【①①45】なお、上記の第1および第2の製造方法 は、第1の実施の形態に係る半導体バッケージ1につい ての製造方法であるが、第2の実施の形態に係る半導体 パッケージ21についても、長さの異なる第1~第3の リード29a、29b、29cを有する3種類のリード フレームを使用するだけであり、また、半導体チップの 供給保持工程においては、予め異なる半導体チップを積 層したものをセットするか、または一方の半導体チップ の上面または下面に予め接着剤を用いて順次供給してセ ットすることができるのであり、更に、ワイヤボンドエ 程においても、下部の半導体チップ22と上部の半導体 50 いるプラスチックパッケージの製造ラインをそのまま利

チップ23に対してそれぞれ行われるのであるから、実 質的に上記第1 および第2の製造方法がそのまま採用で きるのである。

【①①46】因みに、第1の実施の形態に係る半導体パ ッケージ1は、半導体チップ2の厚みが略100μm、 ワイヤ (リード線4)高さが略150μm以下であり、 第1のリード5 a と第2のリード5 b の厚みがそれぞれ 125mmで形成されることから、トータルの半導 体バッケージ1の高さは0.25mmの超薄型に形成で きる。また、第2の実施の形態に係る半導体パッケージ 21においても、三枚重ねのリードであるから、リード 厚さり、125mm×3=0、375mmの超薄型に形 成できるのであり、いずれの実施の形態においても、外 部端子5、29に半田皮膜7、32が形成されているの で、積層実装が容易に行えるものとなるのである。

【① 0.4.7】特に、半導体チップの高泉補化・シュリン ク化が望まれていることから、半導体チップの電極が狭 ピッチ化する傾向にあり、それによって必然的にリード (外部端子) も狭ピッチ化し、パッケージ全体の小型化 が要求されている。本発明では、リードを形成するため のリードフレーム50、51として板状の金属付料を用 いており、これをプレス加工かエッチング加工によって リード部分を形成するものであるが、リードのピッチ形 成加工は、金属材料の板厚に左右されるものであり、板 厚が薄ければ薄いほと狭ヒッチ加工が可能になるのであ り、その点で蘇い板厚で形成された少なくとも二枚のり ードフレームを重ねて使用することで、フレーム(外部 **鎧子)の狭ビッチ化が図れ、小型化のニーズに対応させ** るととができるのである。

## [0048]

【発明の効果】以上説明したように、本発明に係る半導 体バッケージは、半導体チップと、該半導体チップとリ ード線で導通した外部端子と、それらを保護封止したモ ールド部とからなり、前記外部幾子は少なくとも二段重 ねで構成し、且つ前記モールド部の底面、側面および上 面の三面に露出している構成としたことにより、積層マ ルチチップモジュール実装に適したものとすることがで き、しかも、複数段重ねた外部端子を利用して異種チッ プの積層が容易で高密度化が図れると共に、ダイバット を不要としたので全体を薄型化できるという優れた効果 を奏する。

【①①49】また、本発明に係る半導体パッケージの製 造方法は、プレート状キャリアに、複数の外部端子とな るリード部とモールド成型エリアとを備えた少なくとも 二枚のリードフレームを積層状態で位置決めし、その位 置決め状態でモールド成型エリアに対して半導体チップ の供給・仮固定と、半導体チップの電極と外部端子との ワイヤボンドによる接続と、モールド封止とを行うもの であって、製造が容易で、しかも、一般的に使用されて

用して、超薄型の積層実装が可能な半導体バッケージを 低コストで製造することができるという優れた効果を奏 する.

11

## 【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る半導体バッケ ージを示した平面図である。

【図2】同半導体パッケージの断面図である。

【図3】同半導体パッケージの要部のみを拡大して示し た斜視図である。

【図4】同半導体パッケージをマルチ積層実態状態を示 10 序立てて略示的に示した断面図である。 す断面図である。

【図5】本発明の第2の実施の形態に係る半導体バッケ ージを示した平面図である。

【図6】同半導体バッケージの一つの部分の断面図であ

【図?】同半導体パッケージの他の部分の断面図であ る。

【図8】同半導体パッケージの要部のみを拡大して示し た斜視図である。

【図9】同半導体パッケージをマルチ積層実装状態を示 20 す断面図である。

【図10】本発明に係る半導体パッケージの製造に用い られる一例のリードフレームの一部を示す平面図であ

【図11】本発明に係る半導体パッケージの製造に用い\*

\* られる他の例のリードフレームの一部を示す平面図であ

【図12】本発明に係る半導体パッケージの第1の製造 方法を説明するための略示的斜視図である。


【図13】同製造方法の製造工程を(A)~(E)に順 序立てて昭示的に示した断面図である。


【図】4】本発明に係る半導体バッケージの第2の製造 方法を説明するための略示的斜視図である。


【図15】同製造方法の製造工程を(A)~(E)に順

#### 【符号の説明】

1.21 半導体パッケージ、 2.22、23 半導 体チップ、3. 25、26 電極、 4、27. 28 リード根、5.29、30 外部繼子、 5a.29 a. 30a 第1のリード. 5b、29b、30b 第 2のリード、 6、31 モールド部、7、32、33 8、34 マザー基板 9、35 配線 半田皮膜、 パターン、 10、11.40、41 間隙、29c、 30c 第3のリード、 50 第1のリードフレー ム 51 第2のリードフレーム、 53 モールド成 型エリアとなる空間部、54 小孔。 55、60 キ ャリア、 56 パキュウムパイプ、57 吸着口、 58 位置決め用のピン、61、61a 接着機能を有 するフィルムまたは両面接着テープ。







フロントページの続き

(51)Int.Cl.' H0 1 L 25/18 識別記号

Fi

(F)

テーマコード(参考)